RZファミリ

• FAQ 2000191 : Thumb命令セットを使用する場合の注意はありますか?
• FAQ 2000190 : JTAGデバッガが接続できなくなりました 、何か原因が考えられるでしょうか。
• FAQ 2000189 : SPIブートモード時の注意事項
• FAQ 2000188 : SPIブートモードで使用する外付けシリアルフラッシュはどのように選定すればよいでしょうか。
• FAQ 2000187 : 対応しているエンコーダI/Fは何があるでしょうか。
• FAQ 2000186 : Cortex-R4F ベクタ割り込みコントローラ（VIC）を使用する場合に、 HVA0レジスタの制御は必要ですか。
• FAQ 2000185 : Cortex-R4Fコアに関する ARM社のドキュメントはどこから入手可能でしょうか。
• FAQ 2000184 : RZ/T1で動作確認済みのフラッシュメモリを教えてください。
• FAQ 2000139 : RZファミリ 発注型名の見方について
• FAQ 1011919 : RZ/Gのパッケージ情報を教えてください。
• FAQ 1011922 : RZ/G1Eに2つ搭載されているCortex-A7のうち、1つのコアの電源をOFF、1つのコアのみ電源を供給して動作させることは可能でしょうか？
• FAQ 1011921 : IOに内蔵されているPull-up/down抵抗の抵抗値の範囲(Min/Max)を教えてください。
• FAQ 1011920 : IOに内蔵されているPull-up抵抗はレジスタでON/OFF切り替え可能でしょうか？
• FAQ 1011927 : 2Gbit(x16)のDDRを32bitバスに2つ接続して使う場合、DDR側のA15,A14は、2Gbit(x16)ですとNC扱いとなります。RZ/G1のM0A15、M0A14はどのように処置しておけば良いでしょうか？
• FAQ 1011917 : Display Unit（DU）が扱うことができるプレーン数を教えてください。
• FAQ 1011925 : EtherMACはWakeupOnLANに対応していますか？
• FAQ 1011923 : ピンマルチ機能の設定方法について教えてください。
• FAQ 1011924 : 基板実装のためのガイドラインはありますか？また推奨の基板層数を教えてください。
• FAQ 1011926 : USB2.0 HOST 1ポートあたりにUSB Huｂは何段までカスケード接続できるでしょうか。
• FAQ 1011930 : RZ/G1EのDDRI/Fは16bit対応していますか？
• FAQ 1011929 : RZ/GシリーズはECC対応していますか？
• FAQ 1011932 : バウンダリスキャン・テストの検討をしています。BSDLファイルは用意されていますか？
• FAQ 1011928 : MDピンによる初期設定がうまくいきません。どんな原因が考えられるでしょうか？
• FAQ 1011931 : DDRバスのibisモデルは用意されていますか？
• FAQ 1011933 : Video Codecはエンコード/デコード同時動作が可能でしょうか。
• FAQ 1011918 : 画像出力の最大ドットクロックの周波数を教えてください。
• FAQ 1011767 : JPEG Codec(ハードIP)は搭載していますか？
• FAQ 1011769 : DDRメモリバス帯域の理論値に対する平均実効効率はどれぐらいでしょうか？
• FAQ 1011768 : DDRメモリとの接続について、以下のように同じバイトレーン内でのデータ端子での入れ替えは可能でしょうか？ [RZ/G1E]　　[DDRメモリ] M0DQ0　⇔　DQ1 M0DQ1　⇔　DQ0
• FAQ 1011761 : RZ/G1E、RZ/G1Mで、それぞれ対応するDDRメモリの種類とデータレートを教えてください。