RZファミリ

• FAQ 2000503 : RZ/T1 アドレス空間にあるミラー領域とは何でしょうか。
• FAQ 2000502 : RZ/T1（R-IN Engine搭載製品）にはCPU間のタイミング同期や共通リソースに対する排他制御を行うための機能はありますか。またメモリの共用などは行えるでしょうか。
• FAQ 2000501 : RZ/T1のサンプルプログラムを IARシステムズ社製　統合開発環境 EWARM8.xx でビルドした際に、_STD_BEGIN の宣言でエラーが発生します。
• FAQ 2000500 : RZ/T1のサンプルプログラムを IARシステムズ社製　統合開発環境 EWARM8.xx でリンク実行した際にワーニング[Lt009] が発生します。
• FAQ 2000499 : RZ/T1の推奨電源はありますか？
• FAQ 2000298 : アナログ専用端子（AN000～AN007）の未使用端子の処理は 抵抗を介してAVSS0 にプルダウン接続とありますが、プルアップでもよいでしょうか。
• FAQ 2000297 : 5V トレラント対応ポートは兼用端子機能に設定時も有効でしょうか。
• FAQ 2000296 : ポートへの入力信号がなまっている場合、問題になるでしょうか。
• FAQ 2000295 : RSTOUT# をブート用のフラッシュメモリのリセット信号に使用できますか。
• FAQ 2000294 : リセット中の各端子はどのような状態でしょうか。
• FAQ 2000293 : 未使用端子の処理で、なぜ端子をオープンとしていいのでしょうか。また抵抗なしにGNDへ直結していいでしょうか。
• FAQ 2000292 : ローダプログラムとユーザアプリケーションプログラムとは何でしょうか。
• FAQ 2000291 : ローダ用パラメータが何も書かれていないとどうなりますか。
• FAQ 2000290 : Cortex-R4 のシステム制御レジスタ（SCTLR）VEビットでIRQ割り込みを固定ベクタ（0x18）に設定できるでしょうか。
• FAQ 2000289 : RZ/T1 の Cortex-M3 に キャッシュは搭載しているでしょうか。
• FAQ 2000191 : Thumb命令セットを使用する場合の注意はありますか?
• FAQ 2000190 : JTAGデバッガが接続できなくなりました 、何か原因が考えられるでしょうか。
• FAQ 2000189 : SPIブートモード時の注意事項
• FAQ 2000188 : SPIブートモードで使用する外付けシリアルフラッシュはどのように選定すればよいでしょうか。
• FAQ 2000187 : 対応しているエンコーダI/Fは何があるでしょうか。
• FAQ 2000186 : Cortex-R4F ベクタ割り込みコントローラ（VIC）を使用する場合に、 HVA0レジスタの制御は必要ですか。
• FAQ 2000185 : Cortex-R4Fコアに関する ARM社のドキュメントはどこから入手可能でしょうか。
• FAQ 2000184 : RZ/T1で動作確認済みのフラッシュメモリを教えてください。
• FAQ 2000139 : RZファミリ 発注型名の見方について
• FAQ 1011919 : RZ/Gのパッケージ情報を教えてください。
• FAQ 1011922 : RZ/G1Eに2つ搭載されているCortex-A7のうち、1つのコアの電源をOFF、1つのコアのみ電源を供給して動作させることは可能でしょうか？
• FAQ 1011921 : IOに内蔵されているPull-up/down抵抗の抵抗値の範囲(Min/Max)を教えてください。
• FAQ 1011920 : IOに内蔵されているPull-up抵抗はレジスタでON/OFF切り替え可能でしょうか？
• FAQ 1011927 : 2Gbit(x16)のDDRを32bitバスに2つ接続して使う場合、DDR側のA15,A14は、2Gbit(x16)ですとNC扱いとなります。RZ/G1のM0A15、M0A14はどのように処置しておけば良いでしょうか？
• FAQ 1011917 : Display Unit（DU）が扱うことができるプレーン数を教えてください。