Renesas Synergy™

FAQ 105197 : 【シリアルインタフェース】 UARTの受信バッファフルフラグ(RBF)は、どのようなタイミングでセットされるか。[2005/07/15]

受信バッファフルフラグ(RBF)は、ストップビットの立ち上がり後、同期クロックの半サイクル後(立ち上がりのタイミング)でセットされます。
これは、ストップビット長選択ビット(STPS)で、2ストップビットに設定している場合でも、1ストップビットの場合と同じタイミングでセットされます。 (#105192)

適用製品

3803H
3803L
3823
3850A
3858
38D2
38D5
7544
7546
7547
7548
7549
他にご質問がございましたら、リクエストを送信してください