Renesas Synergy™

FAQ 1004048 : V850E/IAのタイマ2、INTCC24割り込み内での主レジスタの値について

Q : 質問

マニュアルの「9.3.4 制御レジスタ」 (8) CMSE120 の説明中における、 BFEEn ビットのキャプチャ・レジスタ・モード&バッファ使用モード時の説明で、

「CPU が主レジスタ (CVPEn0) のリードを行うと、 主レジスタは CPU がリード動作を行う直前の副レジスタ (CVSEn0) の値に更新されます。 キャプチャ・イベントが発生すると、その時のタイマ/カウンタの値が常に副レジスタに保存されます。」

となっています。

外部信号 (INTP24端子) によりサブチャネル4がキャプチャを行ったタイミングで発生した INTCC24割り込み内で CPUが主レジスタのリードを行うとき、その内容は何が読めるのですか?


A : 回答 

TM20 のキャプチャ値が読めます。

 

適用製品

V850E/IA1
V850E/IA2
他にご質問がございましたら、リクエストを送信してください