Renesas Synergy™

FAQ 1006821 : uPD780308の PWM出力の周期及びパルス幅について、基本事項について教えてください。

条件 ・メイン・システム・クロック周波数:5.0MHz
・16ビット・タイマのカウント・クロック:5.0MHz
(MCS=1,TCL06=0,TCL05=1,TCL04=0と設定)
・16ビット・キャプチャ/コンペア・レジスタ CR00=N
PWM出力 ・カウント・クロック:1/(5MHz)=0.2usec.
・周期:0.2usec.×2^16=13.1msec.
・パルス幅:0.2usec.×(N+1)

いいえ、1周期の中で、指定したデューティが出力される構成ではありません。
この PWM出力は 64個のパルスを使って 14ビット分の分解能を得る構成となっています。
CR00の上位14ビットでアクティブ期間の合計(副周期)を指定します。
この副周期は 64個の基本パルスで構成します。基本パルスは 2種類あって、 基本Aを n個、基本 Bを m個、合計 64個の基本パルスを使います。(Aと Bは追って説明します)


一つの副周期に含まれる Aを n個とすれば、B は m(=64-n)個 となります。
m+n=64
n の数は 14ビットのうち下位 6ビットで指定します。
一つの基本パルスの周期(基本周期Aと基本周期B)は上位 8ビット(256クロック)で指定します。

この例では基本周期は 51.2uS です。従ってお問い合わせの例では
副周期 = 基本周期 (51.2uS) * 64 → 3276.8uS
となります。なお、実際に出力される波形は Aと Bが適度に混ざった波形です。
しかし、副周期に含まれる合計は上で述べたとおりの数になっています。

さて、A(attribute)と B(basic)の違いはなにでしょう。


基本パルスのデューティは上位 8ビットで指定します。上位 8ビットで指定した波形は基本Bです。
基本Aは基本Bより 1クロックだけデューティを多くしたパルスです。
つまり、上位 8ビットで指定した値より 1つ大きい値のパルスとなります。

CR00の下位 6ビットが 0であれば副周期は全て基本 Bでのみ構成されます。
下位 6ビットの値が 1なら基本 Aが一つと基本 Bが 63個になり、 下位6ビットが 63(オール1)であれば基本 A が 63個、基本Bが 1個で構成されます。

CR00の上位 8ビットで基本周期(クロック 256個分の期間)を決めますが、 これだけでは 8ビット分の精度しか得られません。
そこで、下位 6ビットで示される数だけ、基本 Aを混ぜた副周期を採用する事で 14ビット分の PWM分解能が得られる仕組みとなっています。

(補足)
このようにパルスを細かく分割することで、全体(3276.8uS)の期間の中のパルスの数を増やす ことが出来ます。
すなわちPWM出力波形の周波数成分を上げることが可能となります。
この端子にはローパス・フィルタを付加しますが、周波数が高くなる事でフィルタの 時定数を短くできます。
その分、部品(コンデンサ)が小さくて済むように配慮した設計としてあります。

 

 

適用製品

UPD78030x
UPD7801x
UPD7805x

 

他にご質問がございましたら、リクエストを送信してください