Renesas Synergy™

FAQ 105093 : PLLを内蔵した発振回路の発振安定時間に関する考え方が知りたい。 [2002/05/22]

PLLを内蔵した発振回路に必要な発振安定時間は次のとおりとなります。

発振安定時間=発振子の発振安定時間+PLL安定時間

  注1.   発振子の発振安定時間は、お客様にて発振子メーカーとのご相談/評価によって決定ください。
  注2.   PLL安定時間として"発振子の発振安定時間"に加え10ms確保ください。

 

(1) PLLに関しての詳細説明
  PLLの生成するクロックが安定するまでの時間は、XINへの入力が安定してから測って以下のとおりです。
■実力:5ms   ■最大:10ms
したがって、PLL発振の安定時間に関する推奨値は10msとなります。
(2) PLL安定に時間を要する理由
  PLLは、XINからの入力クロックの位相に合わせて内部クロックの位相を補正し同期をとる回路ですが、1回の補正で修正できる量が小さいために上記時間が必要となります。

 

 

適用製品

32170, 32174
32171
32172, 32173
32176
32185
32186
32192
32195
32196
他にご質問がございましたら、リクエストを送信してください