Renesas Synergy™

FAQ 1000558 : PLL回路について説明して下さい。

PLL回路とは基準となる周波数信号との位相誤差を検出し、その位相誤差がなくなるようにループ(閉回路)を構成することにより、出力信号の周波数が一定となるようにする回路方式です。
回路の主要な構成要素は下図の通りです。

  1. 入力された基準クロックとフィードバックされた出力クロックの位相差をパルス信号として出力する位相比較器
  2. 位相差パルスを電圧信号に変換し、位相差を0にするよう制御するループ・フィルタ
  3. ループ・フィルタからの電圧信号を周波数に変換するVCO(電圧制御発信器)

からなります。下図のように、出力クロックを1/N分周したクロックと基準クロックを同期させることにより、基準クロックのN倍の周波数を持つクロックを出力させることができます(周波数逓倍)。また、分周比を外部から可変な構成にすることで、必要に応じて出力クロックの周波数を変化させることができます。
MPUやMCUなどのLSIには、 数MHz ~ 数十MHz といった外部クロック入力からLSI内部で用いるより高い周波数(100MHz ~ 1GHz程度) を生成するためにPLL回路が内蔵されています。

 

他にご質問がございましたら、リクエストを送信してください