Renesas Synergy™

FAQ 1009154 : 電源シーケンス/パワー・シーケンス(Power Sequence)

電源の投入/遮断の順序や時間間隔といった手順のことです。異なる電源電圧で動作するデバイスが基板上に混在する場合や、複数の装置を接続する場合にかかわります。時間間隔については、デバイスによっては規定されていて、基板上の異電源デバイスの電源投入で問題となることがあります。
順序について一般的に、電源投入はメインフレームが先で周辺があと、電源切断は周辺が先でメインフレームがあとです(入力信号の機能によっては、逆になることもあります)。つまり、制御側が被制御側の状態を確定させておく手順にします。
なお、アナログ・デバイスでは特に問題となりませんが、MOSなどのデジタル・デバイスでは注意が必要です。それは、一般にMOSデバイスの絶対最大定格で、入力電圧の最大値が「VDD+0.3V」などと規定されているからです。一方のデバイスの電源だけがONの状態では、その出力信号がハイ・レベルの場合に、接続されている電源OFF(VDD=0V)のデバイスの定格を越えるので、破壊や劣化の原因となります。また、この状態で電源OFFのデバイスの電源をONにすると、ラッチアップによるデッドロックが発生する可能性が高くなります。ラッチアップも劣化促進の要因になります。
ただし、入力電圧の最大値が「+6.5V」などの絶対値で定義されている高耐圧バッファの場合、いずれの問題もありません。また、入力の定格電圧以下のロウ・レベルが出力側で保証されている場合も問題もありません。



インタフェース規格で電源シーケンスや回路が定義されていれば、こういった問題に対応しています。ホット・プラグインに対応したUSBなどもそういった例です。規格で定義されていないインタフェース接続をする場合、出力側をオープン・ドレーンにして、入力側を終端抵抗でプルアップやプルダウンするなどの対策があります。
このとき、電源OFFのデバイスの出力はフローティングなので、ノイズの影響によって、電源ONのデバイスの入力バッファに貫通電流が流れる可能性があります。このため、このラインは抵抗でプルダウンすることが理想的です。
ここで、プルアップでは、電源OFFのデバイスの出力がダメージを受けます。電源ONのデバイスへの入力の初期値をハイ・レベルにする必要があれば、電源OFFのデバイスの出力にプルアップを許容する高耐圧バッファを選定してプルアップする必要があります。



なお、オープン・ドレーン出力は電圧を発生させないので、この対策は電源電圧が異なるデバイスの接続でのトレラントとしても有効です。
また、オープン・ドレーンでなくCMOS出力を受ける場合、ショットキィ・バリア・ダイオードのように順方向電圧VFの低いダイオードと電流制限抵抗でOFFの電源(0V)へ電流を流して保護することができます。ノイズ対策として、基板上の信号線とグランドの間にコンデンサを設置する場合、突入電流への対策としてこの回路が用いられますので、共用することができます。



両デバイスの電源がOFFの状態では、MOSの入力と出力がハイ・インピーダンスなので、配線がアンテナとなります。このため、ノイズの多い環境では、デバイスの劣化を促進させる可能性があります。したがってこのような環境では、単一電源のMOSデジタル回路でも、こういった対策回路が有効となります(ノイズは電源の立ち上がりより、かなり時定数が短いので、抵抗よりダイオードの方が効果的)。
ただし当然ながら、正常動作をさせるためのノイズ対策も必要です。

また、ノイズ環境が良好な場合には、MOS FETを利用して、あとで起動するデバイスの電源でインタフェース線をスイッチングすれば、電気的に分離することができます。

他にご質問がございましたら、リクエストを送信してください